Curs 2014-15

Arquitectura de Computadors

Titulació:	Codi:	Tipus:
Grau en Enginyeria Informàtica	21416	Obligatòria 2n curs
Grau en Enginyeria Telemàtica	22604	Optativa
Grau en Enginyeria en Sistemes Audiovisuals	21656	Optativa

 

Crèdits ECTS:

8

Dedicació:

200 hores

Trimestre:

1r i 2n

 

Departament:	Dept. de Tecnologies de la Informació i les Comunicacions
Coordinador:	Enric Peig
Professorat:	Enric Peig, David Sánchez, David Llanos, Jonathan Ferrer
Idioma:	EP, JF: català DS, DL: castellà
Horari:
Campus:	Campus de la Comunicació - Poblenou

 

Presentació de l'assignatura

Aquesta assignatura pretén donar una visió de les arquitectures més emprades actualment en el disseny de computadors, ja sigui com sistemes autònoms (servidors, equips individuals) o com sistemes encastats. Es farà èmfasi en les arquitectures RISC (Reduced Instruction Set Computing) enfront de les CISC (Complex Instruction Set Computing) i en les tècniques de segmentació dels processadors per aconseguir reduir el temps d’execució de les instruccions. Igualment es completarà la visió del model de von Neumann començada a l’assignatura Lògica Digital i Computadors de primer curs, amb el repàs als subsistemes memòria i entrada/sortida. Per acabar es presenten els principis de disseny i funcionament dels anomenats supercomputadors.

 

Prerequisits

Es recomana fortament haver seguit amb aprofitament l’assignatura de Lògica Digital i Computadors (o similar), perquè es partirà del supòsit que l’alumne té assolits els fonaments de la lògica digital, la representació binària de la informació i les operacions aritmètiques en sistema binari; coneix el model de Von Neumann i les seves implicacions; així com el funcionament a nivell de circuit dels processadors, el concepte de llenguatge màquina i té una certa destresa fent senzills programes en algun llenguatge assemblador.

 

Competències

Competències transversals

Competències específiques

Instrumentals 1. Capacitat d’anàlisi i síntesi 2. Resolució de problemes 3. Raonament lògic 4. Gestió de la informació 5. Organització del temps i planificació   Sistèmiques 6. Capacitat per aplicar el coneixement teòric a la pràctica

1. Coneixement de la segmentació del processador, i de la tècnica del pipelining per a l’execució d’instruccions 2. Coneixement dels fonaments de les arquitectures RISC i CISC, i les seves diferències 3. Identificació dels obstacles del pipelining i com es poden solventar 4. Coneixement de l’evolució de l’arquitectura Intel per a processadors 5. Coneixement d’una arquitectura RISC real: MIPS 6. Escriptura de programes senzills en llenguatge assemblador 7. Coneixement de l’arquitectura bàsica dels sistemes de memòria, i la jerarquia de memòries 8. Disseny de sistemes simples de memòria 9. Disseny de sistemes de memòria entrellaçada 10. Coneixement dels principis de funcionament de la memòria caché 11. Coneixement dels principis de funcionament dels dispositius d’entrada/sortida i la seva relació amb el processador 12. Coneixement dels principis de la supercomputació

 

Avaluació

Criteris generals d’avaluació

Per superar l'assignatura cal aprovar dos controls parcials, corresponents a la matèria dels dos trimestres i realitzar 5 pràctiques al laboratori. Aquestes pràctiques seran revisades i puntuades pels professors durant les sessions de laboratori, i la puntuació només serà igual o superior a 5 si s'han fet de forma profitosa. Les pràctiques es realitzaran en grups de 3 alumnes.

En el cas que un grup no hagi pogut lliurar alguna de les pràctiques, l'avaluació es realitzarà en una entrevista personal amb el professor de laboratori, que cal concertar en hores de tutoria abans del període d'exàmens del trimestre. Per poder optar a l'entrevista s'ha d'haver realitzat en el seu moment alguna de les pràctiques. No s'admetrà a l'entrevista recuperar la totalitat de les pràctiques.

Al final de cada trimestre es realitzarà una prova escrita, on s'avaluaran les competències relatives a cada trimestre. Tots dos es poden recuperar per separat al període extraordinari d'exàmens del mes de juliol. Cal tenir un mínim d'un 5 a cada part per poder superar l'assignatura.

La nota final de l'assignatura serà la suma d'un 60% de la mitjana dels dos controls i un 40% de la nota de pràctiques.

En cap cas es guarda cap nota d'un curs a un altre.

	Algunes característiques	Moment	Recuperable
Proves escrites	Parcial 1r trimestre Parcial 2n trimestre Cal treure un 5 en cada un dels parcials	60%	Recuperable (juliol)
Proves d'execució	Pràctiques Cal aprovar les 5 pràctiques	40%	No recuperable
Proves de validació d'execució	De forma excepcional, es podrà recuperar alguna de les 5 pràctiques amb una entrevista		No recuperable

 

Continguts

Blocs de contingut

1. Arquitectures RISC vs CISC. El pipelining

2. Una arquitectura CISC: Intel

3. Una arquitectura RISC: MIPS

4. Subsistema Memòria

5. Subsistema Entrada/Sortida

6. Supercomputació

 

Organització i concreció dels continguts:

Bloc de contingut 1. -Arquitectures RISC vs CISC. El pipelining

Conceptes	Procediments	Actituds
1. Segmentació del processador 2. Pipelining 3. RISC 4. CISC

Bloc de contingut 2. -Una arquitectura CISC: Intel

Conceptes	Procediments	Actituds
1. Característiques dels primers microprocessadors d’Intel: 8086, 80386 2. Evolució de l’arquitectura Intel

Bloc de contingut 3. -Una arquitectura RISC: MIPS

Conceptes	Procediments	Actituds
1. Arquitectura bàsica del processador MIPS 2. El joc d’instruccions del MIPS	1. Realització de programes en llenguatge assemblador	1. Claredat i pulcritud en la realització de les pràctiques

 

Metodologia

Enfocament metodològic de l’assignatura

A les sessions de teoria, totes en grup gran, s’introduiran els conceptes teòrics bàsics i es mostraran els procediments adequats per a la resolució dels problemes. A les sessions de seminari es discutiran els problemes que els alumnes prèviament hauran treballat, i es resoldran els dubtes que puguin sorgir. A les sessions de laboratori es realitzaran pràctiques de programació en llenguatge assemblador. L’objectiu és doble: per un cantó han de servir per entendre i consolidar els conceptes teòrics i per l’altre serveixen com indicadors d’avaluació de l’assoliment de les competències relacionades amb la programació del processador.

El treball fora de l’aula consistirà bàsicament en la recerca d’informació complementària, la resolució de problemes proposats, la preparació de les pràctiques i la realització d’estudis previs.

Organització temporal: sessions, activitats d’aprenentatge i temps estimat de dedicació

Els lliuraments previstos seran a les sessions de laboratori i a les sessions de seminari.

Les hores estimades de dedicació són:

 

	Activitats a l'aula			Activitats fora de l'aula		Avaluació
Temes	Grup gran	Laboratori	Seminari	Preparació de pràctiques	Estudi personal i realització de problemes	Examen
Introducció	1
1. Arquitectures RISC vs CISC. El pipelining	5		2		10
2. Una arquitectura CISC: Intel	6		2		8
3. Una arquitectura RISC: MIPS	6	12	2	24	12
4. Subsistema Memòria	6		4		16
5. Subsistema Entrada/Sortida	6		2		12
6. Supercomputació	6	8	4	16	18
						6
Total:	36	20	16	40	82	6	Total: 200

 

Recursos

Fonts d'informació per a l'aprenentatge. Bibliografia bàsica (suport paper i electrònic)

• PATTERSON, David A.; HENNESSY, John L.: Estructura y diseño de computadores : interficie circuitería-programación. Ed. Reverté, 2000.

• TANENBAUM, Andrew S.: Structured Computer Organization, Ed. Prentice-Hall, 1999.

 

Fonts d'informació per a l'aprenentatge. Bibliografia complementària (suport paper i electrònic)

• ANGULO, J.M.: Sistemas digitales y tecnología de computadores . Ed. Thompson, 2002.

• HEURING, Vincent P.; JORDAN, Harry F.: Computer systems design and architecture. Reading: Addison Wesley, 1997.

• ANGULO USATEGUI, José M.: Microprocesadores avanzados 386 Y 486: introducción al Pentium y Pentium pro. 4ª ed. Madrid: Paraninfo, 1998.

 

Recursos didàctics. Material docent de l’assignatura

• Col·lecció de problemes

• Apunts per a l’examen